AMD a lancé la montée en production de son processeur EPYC de sixième génération, connu sous le nom de code Venice, sur le procédé 2 nm de TSMC. Le groupe présente cette étape comme le premier produit de calcul haute performance à atteindre la production sur le nœud 2 nm avancé de TSMC. La formule est technique, mais l’enjeu est clair : AMD veut montrer que sa prochaine génération de CPU serveur avance au rythme demandé par les centres de données d’IA.
Il ne faut pas lire cette annonce comme une disponibilité immédiate de tous les systèmes Venice. Une montée en production signifie que le produit passe en phase de fabrication à plus grande échelle, d’abord à Taïwan, avec un projet ultérieur de montée en charge sur le site de TSMC en Arizona. L’information importante est donc le passage de la feuille de route à l’exécution industrielle.
Le CPU reste central dans les clusters d’IA
La plupart des débats sur l’IA se concentrent sur les GPU, les accélérateurs et la mémoire HBM. Pourtant, le processeur généraliste reste chargé de l’orchestration du système : déplacements de données, réseau, stockage, sécurité et coordination entre les composants. AMD s’appuie sur cette idée pour replacer EPYC Venice au cœur de l’infrastructure IA et HPC.
Venice ne remplace pas les accélérateurs Instinct. Il complète la plateforme qui les entoure. Dans les grands centres de données, un accélérateur puissant ne suffit pas si le reste du système ne peut pas l’alimenter correctement. La montée en production de Venice doit donc être comprise comme un élément de l’architecture complète, pas comme un simple changement de finesse de gravure.
Ce qui est confirmé, ce qui reste rapporté
AMD confirme officiellement le nom Venice, l’appartenance à la sixième génération EPYC, la montée en production sur le 2 nm de TSMC et la continuité avec Verano. Ce dernier doit prolonger l’usage du 2 nm dans la feuille de route CPU d’AMD, avec des innovations mémoire, dont le LPDDR, pour des charges cloud et IA plus contraintes par l’énergie.
Tom’s Hardware apporte des détails de plateforme supplémentaires : jusqu’à 256 cœurs Zen 6, une nouvelle plateforme SP7, davantage de canaux mémoire et une meilleure connectivité CPU-GPU. Ces éléments donnent une idée de la classe de produit visée, mais ils doivent rester distingués du communiqué officiel d’AMD.
Taïwan et le packaging avancé
La même séquence s’accompagne d’un autre message d’AMD : plus de 10 milliards de dollars d’investissements dans l’écosystème taïwanais. L’objectif est d’élargir les partenariats et les capacités de packaging avancé pour l’infrastructure IA. C’est un point essentiel, car la bataille des processeurs de centre de données ne se joue plus seulement sur le nœud de gravure. L’interconnexion, l’emballage des puces, la mémoire et la disponibilité industrielle pèsent autant que la fiche technique.
Pour AMD, Venice est donc un marqueur de crédibilité face aux besoins des fournisseurs de cloud, des entreprises et du HPC. Pour les clients, le vrai test viendra avec les plateformes livrées : prix, disponibilité, efficacité énergétique, logiciels et performances réelles. Le passage au 2 nm est une étape importante, mais la valeur commerciale se jugera dans les déploiements.
